超高频无源RFID标签关键电路的设计
作者：超高频无源RFID标签关键电路
来源：电子元件技术网
摘要：超高频无源RFID 标签(UHF Passive RFIDTag)是指工作频率 在300M~3GHz 之间的超高频频段内，无外接电源供电的RFID 标签。这种超高频无源RFID 标签由于其工作频率高，可读写距离长，无需外部电 源，制造成本低，目前成为了RFID 研究的重点方向之一，有可能成为在不久的将来RFID 领域的主流产品。
关键词：[72篇]&&[12篇]&&[0篇]&&
　　超高频无源RFID 标签(UHF Passive RFIDTag)是指工作频率 在300M~3GHz 之间的超高频频段内，无外接电源供电的RFID
标签。这种超高频无源RFID 标签由于其工作频率高，可读写距离长，无需外部电 源，制造成本低，目前成为了RFID
研究的重点方向之一，有可能成为在不久的将来RFID 领域的主流产品。
　　对于 UHF 频段RFID 标签的研究，国际上许多研究单位已经取得了一些出色的成果。例如，Atmel 公司在JSSC 上发表了最小RF 输入功率可低至
16.7μW的UHF 无源RFID 标签。这篇文章由于其超低的输入功率，已经成为RFID 标签设计的一篇经典文章，被多次引用。在 2005 年，JSSC
发表了瑞士联邦技术研究院设计的一款最小输入功率仅为2.7μW，读写距离可达12m 的2.45G RFID 标签芯片。在超 小、超薄的RFID
标签设计上，日本日立公司在2006年ISSCC 会议上提出了面积仅为0.15mm×0.15mm，芯片厚度仅为.5μm 的 RFID 标签芯片。国内在RFID
标签领域的研究，目前与国外顶尖的科研成果还有不小的差距，需要国内科研工作者加倍的努力。
　　如图1 所示，一个完整超高频无源RFID
标签由天线和标签芯片两部分组成，其中，标签芯片一般包括以下几部分电路：电源恢复电路、电源稳压电路、反向散射调制电路、解调电路、时钟提取/产生电路、启动信号产生电路、参考源产生电路、控制单元、存储器。
　　无源RFID
标签芯片工作时所需要的能量完全来源于读卡器产生的电磁波的能量，因此，电源恢复电路需要将标签天线感应出的超高频信号转换为芯片工作需要的直流电压，为芯片提供能量。
　　本文第2 部分将介绍电源恢复电路的设计。由于RFID 标签所处的电磁环境是十分复杂的，输入信号的功率可以变化几百甚至几千倍，因此，为了芯片在大
小不同的场强中均可以正常工作，必须设计可靠的电源稳压电路。本文第3部分将对电源稳压电路的设计进行说明。调制与解调电路是标签与读卡器进行通信的关键
电路，目前绝大部分的UHF RFID 标签采用的是ASK调制，本文在第4 部分对调制与解调进行介绍。RFID 标签的控制单元是处理指令的数字电
路。为使标签在进入读卡器场区后，数字电路可以正确复位，以响应读卡器的指令，必须设计可靠的启动信号产生电路，用来提供数字单元的复位信号。本文在第 5
部分将讨论启动信号产生电路的设计。
　　电源恢复电路
　　电源恢复电路将RFID 标签天线所接收到的超高频信号通过整流、升压等方式转换为直流电压，为芯片工作提供能量。电源恢复电路具有多种可行的电路结构。如图2
所示是目前常用的几种电源恢复电路。
　　在这些电源恢复电路中，并不存在最理想的电路结构，每种电路都有各自的优点及缺陷。在不同的负载情况、不同的输入电压情况、不同的输出电压要求
以及可用的工艺条件下，需要选择不同的电路以使其达到最优的性能。图2(a)所示的多级二极管倍压电路，一般采用肖特基势垒二极管。它具有倍压效率高、输
入信号幅度小的优点，应用十分广泛。但是，一般代工厂的普通CMOS 工艺不提供肖特基势垒二极管，在工艺的选择上会给设计者带来麻烦。图2(b)是用接
成二极管形式的PMOS 管来代替肖特基二极管，避免了工艺上的特殊要求。这种结构的倍压电路需要有较高的输入信号幅度，在输出电压较高时具有较好倍压效
率。图2(c)是传统的二极管全波整流电路。与Dickson 倍压电路相比，倍压效果更好，但引入了更多的二极管元件，功率转换效率一般略低于 Dickson
倍压电路。另外，由于它的天线输入端与芯片地分离，从天线输入端向芯片看去，是一个电容隔直的全对称结构，避免了芯片地与天线的相互影
响，适合于与对称天线(例如偶极子天线)相接。图2(d)是许多文献提出的全波整流电路的CMOS 管解决方案。在工艺受限的情况下，可以获得较好的功率
转换效率，并且对输入信号幅度的要求也相对较低。
　　在一般的无源UHF RFID 标签的应用中，出于成本的考虑，希望芯片电路适合
于普通CMOS工艺的制造。而远距离读写的要求对电源恢复电路的功率转换效率提出了较高的要求。为此，很多设计者采用标准CMOS 工艺来实现肖特基势垒
二极管，从而可以方便地采用多级Dickson倍压电路结构来提高电源转换的性能。图3 所示是普通CMOS 工艺制造的肖特基二极管结构示意图。在设计
中，不需要更改工艺步骤和掩膜板生成规则，只需在版图上作一些修改，就可以制作出肖特基二极管。
　　图4 所示是在UMC 0.18um CMOS 工艺下设计的几种肖特基二极管的版图。它们的直流特性测试曲线如图5 所示。从直流特
性的测试结果上可以看到，标准CMOS 工艺制造的肖特基二极管具有典型的二极管特性，并且开启电压只有0.2V 左右，非常适合应用于RFID 标 签。
　　电源稳压电路
　　在输入信号幅度较高时，电源稳压电路必须能保证输出的直流电源电压不超过芯片所能承受的最高电压;同时，在输入信号较小时，稳压电路所消耗的功率要尽量的小，以减小芯片的总功耗。
　　从稳压原理上看，稳压电路结构可以分为并联式稳压电路和串联式稳压电路两种。并联式稳压电路的基本原理如图6 所示。
　　在RFID 标签芯片中，需要有一个较大电容值的储能电容存储足够的电荷以供标签在接收调制信号时，仍可在输入能量较小的时刻(例如OOK调制
中无载波发出的时刻)，维持芯片的电源电压。如果输入能量过高，电源电压升高到一定程度，稳压电路中电压感应器将控制泄流源将储能电容上的多余电荷释放
掉，以此达到稳压的目的。图7 是其中一种并联型稳压电路。三个串联的二极管D1、D2、D3 与电阻R1 组成电压感应器，控制泄流管M1 的栅极电
压。当电源电压超过三个二极管开启电压之和后，M1 栅极电压升高，M1 导通，开始对储能电容C1 放电。
　　另外一类稳压电路的原理则是采用串联式的稳压方案。它的原理图如图8 所示。参考电压源是被设计成一个与电源电压无关的参考源。输出电源电压经
电阻分压后与参考电压相比较，通过运算放大器放大其差值来控制M1 管的栅极电位，使得输出电压与参考源基本保持相同的稳定状态。
　　这种串联型稳压电路可以输出较为准确的电源电压，但是由于M1 管串联在未稳压电源与稳压电源之间，在负载电流较大时，M1
管上的压降会造成较高的功耗损失。因此，这种电路结构一般应用于功耗较小的标签电路中。
　　调制与解调电路
　　a.解调电路
　　出于减小芯片面积和功耗的考虑，目前大部分无源RFID 标签均采用了ASK 调制。对于标签芯片的ASK 解调电路，常用的解调方式是包络检波的方式，如图9
　　包络检波部分与电源恢复部分的倍压电路基本相同，但是不必提供大的负载电流。在包络检波电路的末级并联一个泄电流源。当输入信号被调制
时，输入能量减小，泄流源将包络输出电压降低，从而使得后面的比较器电路判断出调制信号。由于输入射频信号的能量变化范围较大，泄流源的电流大小必须能够
动态的进行调整，以适应近场、远场不同场强的变化。例如，如果泄流电源的电流较小，在场强较弱时，可以满足比较器的需要，但是当标签处于场强很强的近场
时，泄放的电流将不足以使得检波后的信号产生较大的幅度变化，后级比较器无法正常工作。为解决这个问题，可以采用如图10 所示的泄流源结构。
　　在输入载波未受调制时，泄流管M1 的栅极电位与漏极电位相同，形成一个二极管接法的NMOS管，将包络输出钳位在M1 的阈值电压附
近，此时输入功率与在M1 上消耗的功率相平衡;当输入载波受调制后，芯片输入能量减小，而此时由于延时电路R1、C1 的作用，M1 的栅极电位仍然保
持在原有电平上，M1 上泄放的电流仍保持不变，这就使得包络输出信号幅度迅速减小;同样，在载波恢复后，R1 和C1 的延时使得包络输出可以迅速回复
到原有高电平。采用这种电路结构，并通过合理选择R1、C1 的大小以及M1的尺寸，即可满足在不同场强下解调的需要。包络输出后面所接的比较器电路也有
多种可以选择的方案，常用的有迟滞比较器、运算放大器等。也可以简化为用反相器来实现。
　　b.调制电路
　　无源 UHF RFID 标签一般采用反向散射的调制方法，即通过改变芯片输入阻抗来改变芯片与天线间的反射系数，从而达到调制的目的。一般设计天线阻抗与芯片
输入阻抗使其在未调制时接近功率匹配，而在调制时，使其反射系数增加。常用的反向散射方法是在天线的两个输入端间并联一个接有开关的电容，如图11 所
示，调制信号通过控制开关的开启，决定了电容是否接入芯片输入端，从而改变了芯片的输入阻抗。
　　启动信号产生电路
　　电源启动复位信号产生电路在RFID 标签中的作用是在电
源恢复完成后，为数字电路的启动工作提供复位信号。它的设计必须要考虑以下几点问题：如果电源电压上升时间过长，会使得复位信号的高电平幅度较低，达不到
数字电路复位的需要;启动信号产生电路对电源的波动比较敏感，有可能因此产生误动作;静态功耗必须尽可能的低。
　　通常，无源RFID 标签进入场区后，电源电压上升的时间并不确定，有可能很长。这就要求设计的启动信号产生电路产生启动信号的时刻与电源电压相关。图12
所示是一种常见的启动信号产生电路。
　　它的基本原理是利用电阻R0 和NMOS 管M1组成的支路产生一个相对固定的电压Va，当电源电压vdd 超过NMOS 管的阈值电 压后，Va
电压基本保持不变。随着vdd 的继续升高，当电源电压达到Va+|Vtp|时，PMOS 管M0 导通使得Vb升高，而此前由于M0 截 止，Vb
一直处于低电平。这种电路的主要问题是存在着静态功耗。并且由于CMOS 工艺下MOS 管的阈值电压随工艺的变化比较大，容易受工艺偏差的影 响。因此，利用pn
结二极管作启动电压的产生会大大减小工艺的不确定性，如图13 所示。
　　当VDD 上升到两个pn 结二极管的开启电压之前，PMOS 管M0 栅极与电源电压相等，PMOS 管关断，此时电容C1 上的电压为低电 平。当VDD
上升到超过两个二极管阈值电压后，M0 开始导通，而M1 栅极电压保持不变，流过M1 的电流保持不变，电容C1 上电压逐渐升高，当其
升高到反相器发生翻转后，就产生了启动信号。因此，这种电路产生启动信号的时间取决于电源电压是否达到两个二极管的阈值电压，具有较高的稳定性，避免了一
般启动电路在电源电压上升过慢时，会导致开启信号出现过早的问题。
　　如果电源电压上升的时间过快，电阻R1 和M0 的栅 电容构成了低通延时电路，会使得M0
的栅极电压不能迅速跟上电源电压的变化，仍然维持在低电平上，这时M0 就会对电容C1 充电，导致电路不能正确工
作。为解决这一问题，引入电容C5。如果电源电压上升速度很快，电容C5 的耦合作用能够使得M0 的栅极电位保持与电源电压一致，避免了上述问题的发 生。
　　该电路仍然存在的静态功耗的问题，可以通过增大电阻值，合理选择MOS
管尺寸来降低静态功耗的影响。要想完全解决静态功耗的问题则需要设计额外的反馈控制电路，在启动信号产生后关断这部分电路。但是，需要特别注意引入反馈后产生的不稳定态的问题。
　　本文所介绍的一些RFID 标签的主要电路，大部分已经经过了流片的验证。图14 是我们所设计的一款RFID 标签芯片。芯片面积
0.7mm×1.0mm，在36dBm EIRP 下，可在6 米处读出标签卡号。图15 是2.45GHz 带有片上天线设计的RFID 标签。在 42dBm
EIRP 下，该芯片可在40cm处产生响应。
　　无源UHF RFID
芯片的设计难点是围绕着如何提高芯片的读写距离、降低标签的制造成本展开的。因此，提高电源恢复电路的效率，降低整体芯片的功耗，并且工作可靠仍然是RFID
标签芯片设计主要的挑战。
相关文章：9-269-207-412-410-28
关键字搜索：新闻中心：[416篇]&&[34篇]&&[0篇]&&成功应用：[66篇]&&[13篇]&&[0篇]&&解决方案：[60篇]&&[1篇]&&[0篇]&&
图片文章：
最新发布产品
推荐解决方案
推荐成功案例用高频头制作的超高频信号发生器过程
jQuery("#divNotLogin").html(_html);
微信扫一扫收获行业前沿信息
用高频头制作的超高频信号发生器过程
飞宇热线:电话1:9电话2:6传真:2&总公司:欧阳小兵：/
邮箱：&孟小姐: &QQ:邮箱：&总公司地址:东莞市塘厦镇迎宾大道塘富路144#
&&&&&&&&&&一种超高频脉冲间隔编码的模拟解码电路的制作方法
一种超高频脉冲间隔编码的模拟解码电路的制作方法
【专利摘要】通常的编码电路使用数字电路进行解码，这就要求数字电路的时钟具有足够高的频率。在芯片电路设计中，高的时钟频率就意味着较高的电路功耗。本发明公开了一种超高频脉冲间隔编码的模拟解码电路，利用多种模拟采样电路，实现了无时钟的脉冲间隔编码的模拟电路解码方法。
【专利说明】一种超高频脉冲间隔编码的模拟解码电路
【技术领域】:
[0001]本发明属于基本电路设计【技术领域】,涉及超高频脉冲间隔编码(Pulse IntervalEncoding)的解码电路结构。
【背景技术】:
[0002]在射频识别领域，无源电子标签通过天线接收电磁场能量，给芯片电路供电。同时阅读器与无源电子标签之间通过影响电磁场能量实现数据的传输。按照ISC标准中，阅读器通过100% ASK调制传输数据。这就意味着当阅读器转输低电平时，阅读不发射电磁场能量，而此时芯片电路的供电完全靠其之前存储的能量来实现。这就要求芯片的功耗越低，芯片的性能就越好。
[0003]通常的无源电子标签对脉冲间隔编码都使用数字电路实现。实现的原理即为通过更高频率的时钟信号对脉冲间隔编码进行采样，并进行计数处理。这就要求无源电子标签需要产生一个很高频率的内部时钟。而其余协议的处理完全不需要如此高频率的时钟信号，而是对该高频率的时钟信号进行分频使用，因此在常规的无源电子标签内部时钟树的功耗在整个芯片功耗中占很大一部分。
[0004]因此为了使无源电子标签的功耗更低，性能更好，设计人员需要找出一种不使用高频率时钟就可以实现对脉冲间隔编码进行解码的电路，从而减少无源电子标签内部时钟树的功耗。
【发明内容】:
[0005]本发明涉及利用多种模拟采样比较方法，将周期时间转换为电压信号，通过比较，实现对脉冲间隔编码的模拟解码。
[0006]一种脉冲间隔编码的解码电路，用于对脉冲间隔编码进行解码，包括:
[0007]充电基准电路，包含电流源、电容以及控制开关，由支路一和支路二串联组成，其中电容Cl和控制开关SW4并联组成支路一，电流源、控制开关SW3串联组成支路二，充电基准电路用于实现比较基准电压采样及保持功能，；
[0008]充电比较电路，包含电流源、电容以及控制开关，由支路三和支路四串联组成，其中电容C2和控制开关SW2并联组成支路三，电流源、控制开关SWl串联组成支路四，用于实现数据段周期比较电压采样功能；
[0009]电压比较电路，用于比较充电比较电路和充电基准电路输出的电压信号；
[0010]信号存储电路，用于在存储控制信号的控制下将电压比较电路输出的电压信号进行存储。
[0011]充电基准电路中，电流源可直接跟支路一串联。所述充电比较电路中，电流源可直接跟支路三串联。
[0012]充电基准电路的工作过程满足如下时序:在较准周期内，充电基准电路工作，较准周期结束时，充电基准电路中电容Cl保存基准比较电压信号。[0013]在每个数据周期内，充电比较电路工作，当每个数据周期结束后，充电比较电路将电容C2保存的比较电压信号清零，进入下一个数据周期，重新开始充电。
[0014]信号存储的工作过程满足如下时序:在较准周期和(或)每个数据周期结束时，信号存储电路对电压比较电路输出的电压信号进行存储。
[0015]信号存储电路对电压比较电路输出的电压信号进行存储后，充电基准电路再对充电比较电路中电容C2保存的比较电压信号清零。
[0016]上述的脉冲间隔编码的解码电路可包含多个充电比较电路以及多个电压比较电路，通过选择控制电路来选择工作的充电比较电路以及选择输出电压比较电路的输出信号。多个充电比较电路的工作过程采用时分工作，由选择控制电路按照时分控制时序分配出各个充电比较电路应当工作的数据周期，在相应的数据周期内相应的充电比较电路工作，该数据周期结束后，相应的充电比较电路进入保持状态，直至由选择控制电路将该充电比较电路的电容保存的比较电压信号清零，之后进入下一个数据周期，重新开始充电。
[0017]同时，充电基准电路和充电比较电路可分别由放电基准电路和放电比较电路代替，其中:
[0018]放电基准电路包含电流源、电容以及控制开关，由支路五和支路六串联组成，其中电容C3和控制开关SW5并联组成支路五，电流源、控制开关SW6串联组成支路六；
[0019]放电比较电路包含电流源、电容以及控制开关，由支路七和支路八串联组成，其中电容C4和控制开关SW8并联组成支路七，电流源、控制开关SW7串联组成支路八。
[0020]放电基准电路中，电流源可直接跟支路五串联。放电比较电路中，电流源可直接跟支路七串联。
[0021]在较准周期内，放电基准电路工作，较准周期结束时，放电基准电路中电容C3保存基准比较电压信号。
[0022]在每个数据周期内，放电比较电路工作，当每个数据周期结束后，放电比较电路将电容C4保存的比较电压信号清零，进入下一个数据周期，重新开始放电。
[0023]在较准周期和(或)每个数据周期结束时，信号存储电路对电压比较电路输出的电压信号进行存储。
[0024]信号存储电路对电压比较电路的电压信号进行存储后，放电基准电路再对放电比较电路中电容C4保存的比较电压信号清零。
[0025]电路中可包含多个放电比较电路以及多个电压比较电路，通过选择控制电路来选择工作的放电比较电路以及选择输出电压比较电路的输出信号。多个放电比较电路的工作过程采用时分工作，由选择控制电路按照时分控制时序分配出各个放电比较电路应当工作的数据周期，在相应的数据周期内相应的放电比较电路工作，该数据周期结束后，相应的放电比较电路进入保持状态，直至由选择控制电路将该放电比较电路的电容保存的比较电压信号清零，之后进入下一个数据周期，重新开始放电。
【专利附图】
【附图说明】:
[0026]图1脉冲间隔编码符号
[0027]图2ISC数据同步编码说明
[0028]图3脉冲间隔编码解码结构方案一[0029]图4充电基准电路示意图
[0030]图5充电基准电路工作时序示意图[0031 ] 图6充电比较电路示意图
[0032]图7充电比较电路工作时序示意图
[0033]图8电压比较电路和信号存储电路工作时序
[0034]图9脉冲间隔编码解码结构方案二
[0035]图10—种放电比较电路示意图
[0036]图11脉冲间隔编码解码结构方案二工作时序示意图
[0037]图12脉冲间隔编码解码结构方案三
[0038]图13脉冲间隔编码解码结构方案三工作时序示意图
[0039]图14脉冲间隔编码解码结构方案四
【具体实施方式】:
[0040]本发明以对ISC协议中定义的脉冲间隔编码规则进行解码来描述本发明的实施例，所属领域的技术人员将了解本发明的下列详细说明仅是说明性的，并且无意以任何方式限制。受益于此揭示内容的所属领域技术人员容易明了本发明的其它实施例。因此所有等同的技术方案也应该属于本发明的范畴由各权力要求限定。
[0041]图1为ISC协议中定义的脉冲间隔编码符号。数据_0的周期长度定义为Tari。数据-1的周期为数据-O周期的1.5至2倍。
[0042]图2为ISC协义中定义阅读器向标签发送数据的前同步码和帧同步码。由标准定义的阅读器向标签发送数据的同步码中可以知道在同步码中都包含R = & T较准周期(RTcal)，而该周期长度根据标准定义为数据-O和数据-1周期长度之和。将数据-O和数据-1分别与RTcal周期的一半进行比较可以将数据-O和数据-1分出来。
[0043]图3为脉冲间隔编码解码电路结构框图一。该编码解码电路包含(但不限于)充电比较电路、充电基准电路、电压比较电路和信号存储电路。
[0044]图4A为一种充电基准电路，其作用将RTcal的周期的一半转换成可以比较的基准电压信号，从物理知识知道当电流源对电容充电时满足CV= It，因此取充电电流I1 = 1/2，即可实现将RTcal周期的一半转换成比较基准电压，图4B为另一种能够实现上述功能的电路。
[0045]图5为充电基准电路工作的时序图，PIE编码为阅读器向标签发送的脉冲编码信号，Sw3和Sw4为开关Sw3和Sw4工作时序，假设两个开关为高电平时开关闭合，低电平时开关断开。因此电流源会在RTcal对电容充电，Vref逐渐升高。当周期结束后，Vref保持不变，此时Vref为充电基准电路在RTcal周期内对电容充电获得的相对于RTcal周期一半时间对应的比较基准电压。
[0046]图6A为一种充电比较电路，数据发送周期内通过电流源对电容充电，将数据-O和数据-1的周期转换成可以比较的比较电压信号。图6B为另一种实现上述功能的电路。
[0047]图7为充电比较电路工作的时序图，PIE编码为阅读器向标签发送的脉冲编码信号，Swl和Sw2为开关Swl和Sw2工作时序，假设两个开关为高电平时开关闭合，低电平时开关断开。当使用图6B实现电路时无需Swl工作时序。因此电流源会在每个数据周期内对电容充电，数据周期结束后重新开始新周期的充电。
[0048]图8为电压比较电路和信号存储电路工作时序。PIE编码为阅读器向标签发送的脉冲编码信号，Vref为充电基准电路输出比较基准电压，Vcmp为充电比较电路输出比较电压信号。Vcmp_out为电压比较电路将Vcmp与Vref进行比较输出比较结果。Decode为信号存储电路通过存储控制信号(本例使用PIE编码信号，但不限于使用PIE编码)对电压比较电路输出比较结果进行存储。输出PIE编码的解码信号。
[0049]图9为脉冲间隔编码解码电路结构图二，是区别于图3的另外一种脉冲间隔编码解码实现方法。该编码解码电路包含(但不限于)放电比较电路、放电基准电路、电压比较电路和信号存储电路。
[0050]图10为另一种放电比较电路，可以替代图9中的放电比较电路。
[0051]图11为脉冲间隔编码解码电路结构图二的工作时序示意图。该电路工作的方式与图3所示脉冲间隔编码解码电路结构图一的工作时序很相似。放电基准电路在开关Sw3和Sw4工作时序的控制下，在RTcal周期内通过电流沉对电容放电生成一个放电比较基准电压Vref。放电比较电路在开关Swl和Sw2工作时序的控制下，在RTcal和(或)每个数据周期内通过电流沉对电容放电生成放电比较电压Vcmp。通过电压比较电路输出将Vref和Vcmp进行比较，输出比较电压信号Vcmp_0ut，并且在每个数据周期结束时通过信号存储电路将比较电压信号Vcmp_out存储输出脉冲间隔编码解码信号Decode。
[0052]由图11两种脉冲间隔编码解码电路工作时由于只有一个充电/放电比较电路，因此每个数据周期该充电和(或)放电比较电路开关Swl和Sw2都需要有一个时钟脉冲将上一次数据周期存储的比较电压归零以进行重新充电和(或)放电，而该时钟脉冲的产生还依赖于内部存在的时钟进行处理，而使用多路充电和(或)放电比较电路协同工作就可以很好的解决该问题，使得控制信号可以全完使用PIE编码信号实现，而不需要内部的时钟信号辅助处理。本处以两路充电和(放电)比较电路进行解释如何使多个充电和(或)放电比较电路协同工作。所属领域的技术人员将了解下列详细说明仅是说明性的，而非对本发明的限制。有关【技术领域】的技术人员，很容易将两路方案扩充至更多路方案，还可以进行其它各种变换或变化，因此所有等同的技术方案也应该属于本发明的范畴由各权力要求限定。
[0053]图12为第三种实现脉冲间隔编码解码电路结构图。该解码电路在图3解码编码电路上多加了一路充电比较电路，和一路电压比较电路，并且添了一个信号选择电路用于在两个充电比较电路中选择一个进行工作，并且选择一路电压比较电路的结果进行输出。充电基准电路的电路实现如图4A和(或)图4B。充电比较电路的电路实现如图6A。充电基准电路的工作时序如图5所示。
[0054]图13为第三种实现解码电路的工作时序示意图。由于充电基准工作时序与图5相同，因此针对数据段的工作时序进行详细说明。
[0055]通过对PIE编码进行分频，可以将数据周期分为奇数周期(如图中所示的周期(I)和周期(3))和偶数周期(如图中所示的周期(2)和周期(4))，通过Mux信号可将奇数周期分配给充电比较电路A，偶数周期分配给充电比较电路B。通过Mux和开关Swl和Sw2的配合使得充电比较电路在其被分配的工作周内进行充电，周期结束时进行电压保持状态，直至下一个周期的低电平对充电电压进行清零。对于充电比较电路A，其SwlA和Sw2A开关时序如图所示，使得其在数据周期(I)内进行充电，在数据周期(2)的前段高电平时保持其充电电压，在数据周期(2)的后段低电平时对电容上的电压进行清零。至数据周期(3)时重新开始进入充电、保持、清零周期。同样，对于充电比较电路B，其SwlB和Sw2B使其在数据周期(2)开始充电，在数据周期(3)的前段高电平时保持其充电电压，在数据周期(3)的后段低电平时对电容上的电压进行清零。至数据周期(4)时重新开始进行充电、保持、清零周期。
[0056]信号选择电路通过Mux信号选择充电比较电路A的输出或者充电比较电路B的输出，如图13所示，当Mux为高电平时(即奇数数据周期)选择充电比较电路B的输出，为低电平时(即偶数数据周期)选择充电比较电路A的输出。并在在每个周期开始时信号存储电路对信号选电路输出结果Vcmp_0ut进行存储，即得到解码信号Decode。
[0057]图14为另一钟两路比较电路工作方案，其采用放电基准电路和放电比较电路替代方案三中充电基准电路和充电比较电路。图14中放电基准电路结构和放电比较电路结构参照图9,其各部分工作时序与图13所述相同。
【权利要求】
1.一种脉冲间隔编码的解码电路，用于对脉冲间隔编码进行解码，包括:
充电基准电路，包含电流源、电容以及控制开关，由支路一和支路二串联组成，其中电容Cl和控制开关SW4并联组成支路一，电流源、控制开关SW3串联组成支路二，充电基准电路用于实现比较基准电压采样及保持功能，;
充电比较电路，包含电流源、电容以及控制开关，由支路三和支路四串联组成，其中电容C2和控制开关SW2并联组成支路三，电流源、控制开关SWl串联组成支路四，用于实现数据段周期比较电压采样功能；
电压比较电路，用于比较充电比较电路和充电基准电路输出的电压信号；
信号存储电路，用于在存储控制信号的控制下将电压比较电路输出的电压信号进行存储。
2.如权利要求1所述的电路，其特征在于所述充电基准电路中，电流源可直接跟支路一串联。
3.如权利要求1所述的电路，其特征在于所述充电比较电路中，电流源可直接跟支路二串联。
4.如权利要求1所述的电路，其特征在于所述充电基准电路的工作过程满足如下时序:在较准周期内，充电基准电路工作，较准周期结束时，充电基准电路中电容Cl保存基准比较电压信号。
5.如权利要求1所述的电路，其特征在于所述充电比较电路的工作过程满足如下时序:在每个数据周期内，充电比较电路工作，当每个数据周期结束后，充电比较电路将电容C2保存的比较电压信号清零，进入下一个数据周期，重新开始充电。
6.如权利要求1所述的电路，其特征在于所述信号存储的工作过程满足如下时序:在较准周期和(或)每个数据周期结束时，信号存储电路对电压比较电路输出的电压信号进行存储。
7.如权利要求1所述的电路，其特征在于工作过程满足如下时序:信号存储电路对电压比较电路输出的电压信号进行存储后，充电基准电路再对充电比较电路中电容C2保存的比较电压信号清零。
8.如权利要求1所述的电路，其特征在于所述充电基准电路和充电比较电路可分别由放电基准电路和放电比较电路代替，其中:
放电基准电路包含电流源、电容以及控制开关，由支路五和支路六串联组成，其中电容C3和控制开关SW5并联组成支路五，电流源、控制开关SW6串联组成支路六；
放电比较电路包含电流源、电容以及控制开关，由支路七和支路八串联组成，其中电容C4和控制开关SW8并联组成支路七，电流源、控制开关SW7串联组成支路八。
9.如权利要求8所述的电路，其特征在于所述放电基准电路中，电流源可直接跟支路五串联。
10.如权利要求8所述的电路，其特征在于所述放电比较电路中，电流源可直接跟支路七串联。
11.如权利要求8所述的电路，其特征在于放电基准电路的工作过程满足如下时序:在较准周期内，放电基准电路工作，较准周期结束时，放电基准电路中电容C3保存基准比较电压信号。
12.如权利要求8所述的电路，其特征在于放电比较电路的工作过程满足如下时序:在每个数据周期内，放电比较电路工作，当每个数据周期结束后，放电比较电路将电容C4保存的比较电压信号清零，进入下一个数据周期，重新开始放电。
13.如权利要求8所述的电路，其特征在于信号存储电路的工作过程满足如下时序:在较准周期和(或)每个数据周期结束时，信号存储电路对电压比较电路输出的电压信号进行存储。
14.如权利要求8所述的电路，其特征在于，信号存储电路对电压比较电路的电压信号进行存储后，放电基准电路再对放电比较电路中电容C4保存的比较电压信号清零。
15.如权利要求1所述的电路，其特征在于可包含多个充电比较电路以及多个电压比较电路，通过选择控制电路来选择工作的充电比较电路以及选择输出电压比较电路的输出信号。
16.如权利要求15所述的电路，其特征在于多个充电比较电路的工作过程采用时分工作，由选择控制电路按照时分控制时序分配出各个充电比较电路应当工作的数据周期，在相应的数据周期内相应的充电比较电路工作，该数据周期结束后，相应的充电比较电路进入保持状态，直至由选择控制电路将该充电比较电路的电容保存的比较电压信号清零，之后进入下一个数据周期，重新开始充电。
17.如权利要求8所述的电路，其特征在于可包含多个放电比较电路以及多个电压比较电路，通过选择控制电路来选择工作的放电比较电路以及选择输出电压比较电路的输出信号。
18.如权利要求17所述的电路，其特征在于多个放电比较电路的工作过程采用时分工作，由选择控制电路按照时分控制时序分配出各个放电比较电路应当工作的数据周期，在相应的数据周期内相应的放电比较电路工作，该数据周期结束后，相应的放电比较电路进入保持状态，直至由选择控制电路将该放电比较电路的电容保存的比较电压信号清零，之后进入下一个数据周期，重新开始放电。
【文档编号】G06K7/00GKSQ
【公开日】日
申请日期:日
优先权日:日
【发明者】胡毅, 沈红伟
申请人:北京中电华大电子设计有限责任公司