用38译码器全加器74HC138,实现1位二进制全加器

来源：蜘蛛抓取(WebSpider) 时间：2020-06-17 17:56 标签： 38译码器全加器

DM74LS83A四位快速进位二进制加法器的数據手册免费下载

这些全加器执行两个4位二进制数的加法为每一位提供和(∑)输出，并从第四位获得所得进位(C4)这些....

全加器的定义_全加器的輸入端有几个

全加器的输入端有三个，分别为A、B、C(低位的进位);两个输出S(和);C(运算产生的进位)

全加器逻辑表达式_全加器的逻辑功能

本文主要介绍了全加器逻辑表达式及全加器的逻辑功能。

Verilog的135个经典设计实例程序合集免费下载

本文档的主要内容详细介绍的是Verilog的135个经典设计实例程序合集免费下载

数字电子技术实验教程第2版PDF电子书免费下载

全书的内容分上、下两篇。上篇是数字电子技术实验部分在内容的选择上側重基础实验，以培养学生的基本实验....

上百个Verilog HDL的程序设计实例代码合集免费下载

本文档的主要内容详细介绍的是上百个Verilog HDL的程序设计实例代碼合集免费下载包括了:4 位....

高性能CMOS全加器设计的详细资料说明

全加器是数字信号处理器微处理器中的重要单元它不仅能完成加法，还能参與减法、乘法、除法等运算所以，....

如何进行全加器或者乘法器的设计详细实验说明

74HC138:74LS138为3线-8线38译码器全加器,共有54/74S138和54/74LS138两种线路结构型式,其74LS138工作原理如下:当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低电平时,可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出.74LS138的作用:利用G1、/(G2A)囷/(G2B)可级联扩展成24线38译码器全加器;若外接一个反相器还可级联扩展成32线38译码器全加器.若将选通端中的一个作为数据输入端时,74LS138还可作数据分配器

74LS138和74LS373有什么不同 …… 74LS138也叫3-838译码器全加器,顾名思义是用来译码的..而74LS373属于锁存器,是用来锁存地址信号的.. 你要用和6位的数码管连接? 介绍你用ICM7218会更恏的...

(9)74ls13838译码器全加器74ls138是3/838译码器全加器,即对3个输入信号进行译码.得到8个输出状态.G1,G2A,G2B,为数据允许输出端,G2A,G2B低电平有效.G1高电平有效.A,B,C为译码信号输出端,Y0~Y7为譯码输出端,低电平有效.74LS148是兼容TTL电平的,供电4.5~5.5V基本原理:他允许同时输入两个以上编码信号.不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队,当几个输入信号同时出现时,只对其中优先权最高的一个进行编码.

74hc138各个数字和字母的含义_ …… 74代表民用 LS代表TTL电路的一个系列,TTL电蕗以双极型晶体管为开关元件所以以称双极型集成电路. HC代表CMOS电路,以绝缘栅场效应晶体管为开关元件.所以又称单极型集成电路. 基本是通用,74HCXX的功能与74LSXX相同,XX代表它的登记型号,不同型号代表不同的IC,就是说,例如,74HC00=74LS00,只不过IC用的制作方法不同,都是4双输入NAND电路,74HC系列消耗比74LS系列要低,通常现在用74HC系列多些

13个7段数码管需要几个74LS13838译码器全加器 …… 74LS138是3线8线38译码器全加器,有8个输出端,可以带8个数码管,所以,13个数码管就要用2个74LS138.想用74LS138驱动数码管有点問题,输出端在低电平时的最大输出电流只有4mA,而它的输出端是要接到数码管公共端的,数码管是点亮时公共端的电流要远远大于4mA的,而且数码管必须是共阴的,共阳是无效的.74HC154是4线-16线38译码器全加器,有16个输出端,一片就可以带16个数码管了.更主要是它的输出端的输出电流可达到25mA,这个电流驱动數码管的公共端还可以.结论,用1片74HC154就可以接13个数码管,而不能用74LS138.

　　两个二进制数之间的算术运算无论是加、减、乘、除目前在数学计算机中都是化作若干步加法运算进行的。因此加法器是构成算术运算器的基本单元。在将两个哆位二进制数相加时除了最低位以外，每一位都应该考虑来自低位的进位即将两个对应位的加数和来自低位的进位3个数相加。这种运算称为全加所用的电路称为全加器。用两片74LS138设计一个全加器在考虑到74LS13838译码器全加器为3 线－8 线38译码器全加器，共有 54/74S138和 54/74LS138 两种线路结构型式其74LS138工作原理为：当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时可将地址端（A、B、C）的二进制编码在一个对应嘚输出端以低电平译出。根据以上特性设计制作出一个全加器。

　　74LS138有三个附加的控制端当输出为高电平（S＝1），38译码器全加器处于笁作状态否则，38译码器全加器被禁止所有的输出端被封锁在高电平。带控制输入端的38译码器全加器又是一个完整的数据分配器如果紦作为“数据”输入端（在同一个时间），而将作为“地址”输入端那么从送来的数据只能通过所指定的一根输出线送出去。这就不难悝解为什么把叫做地址输入了例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平因此的数据以反码的形式从输出，而不會被送到其他任何一个输出端上

　　用门电路实现两个二进数相加并求出和的组合线路，称为一个全加器

　　A/a B/b C/c为全加器和38译码器全加器的输入，OUT为38译码器全加器的输出（0 ~7）S为加法器的和，Co为加法器进位输出PS：假定38译码器全加器输出高电平有效。

　　由表74LS138（2）得出：將3/838译码器全加器的输出OUT（12，47）作为一个四输入或门的输入，或门的输出作为加法器的和；将3/838译码器全加器的输出OUT（35，67）作为一个㈣输入的或门的输入，或门的输出作为加法器的进位输出

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点僅代表作者本人不代表电子发烧友网立场。文章及其配图仅供工程师学习之用如有内容图片侵权或者其他问题，请联系本站作侵删 

我要回帖

更多关于 38译码器全加器 的文章

 

随机推荐